Opportunities · Internship
Praktikum im Bereich FPGA-Entwicklung
ZEISS · Jena, Germany
Role overview
About this opportunity
- Seeing beyond - future of medical technology
- Seit mehr als 100 Jahren treibt die Medizintechnik von ZEISS den Fortschritt in der Augenheilkunde und Mikrochirurgie voran.
- In der Augenheilkunde unterstützen unsere Lösungen dabei, die Sehkraft von Menschen zu jedem Zeitpunkt des Lebens zu erhalten und zu verbessern.
- In der Mikrochirurgie ermöglichen unsere Lösungen gezielte Eingriffe am erkrankten Gewebe, sodass kleine und empfindliche Organe weiterhin optimal funktionieren.
Requirements and eligibility
- Eligibility requirements are not available in the listing details we have.
Dates for this one
Only the dates this listing publishes. Anything it leaves out is left out here too.
Posted
Sep 18, 2026
The employer's own record
Usually listed
Checking opening history…
Filed pay record
Checking public pay records…
Read the full listing context
Seeing beyond - future of medical technology Seit mehr als 100 Jahren treibt die Medizintechnik von ZEISS den Fortschritt in der Augenheilkunde und Mikrochirurgie voran.
In der Augenheilkunde unterstützen unsere Lösungen dabei, die Sehkraft von Menschen zu jedem Zeitpunkt des Lebens zu erhalten und zu verbessern. In der Mikrochirurgie ermöglichen unsere Lösungen gezielte Eingriffe am erkrankten Gewebe, sodass kleine und empfindliche Organe weiterhin optimal funktionieren.
Die Medizintechnik von ZEISS unterstützt medizinische Fachkräfte dabei, das Leben von Patientinnen und Patienten weltweit zu verbessern. Dass wir mit unserem Tun einen direkten Einfluss auf das Wohl der Menschen haben, ist unser täglicher Antrieb.
Deine Rolle Bei uns hast Du die Möglichkeit, Studium und Praxis optimal miteinander zu verbinden und aktiv an spannenden Projekten mitzuarbeiten. So sammelst Du wertvolle Erfahrungen, baust Dein Netzwerk auf und entwickelst Dich sowohl fachlich als auch persönlich weiter.
• Entwurf und Implementierung von Codegeneratoren zur automatischen Generierung von VHDL-Modulen in Python • Integration der generierten Module in ein bestehendes VHDL-Design • Äquivalenztest mittels Simulationsumgebung QuestaSim • Verifikation unter Verwendung der Simulationsumgebung QuestaSim • Synthese des VHDL-Codes für eine repräsentative FPGA-Plattform • Dokumentation der Arbeitsergebnisse Dein Profil • Studium im Bereich Ingenieurwissenschaften, idealerweise Informatik oder einer vergleichbaren Fachrichtung • Programmierkenntnisse in Python, VHDL • Methodische und strukturierte Arbeitsweise sowie analytisches Denken • Gute Organisations- und Kommunikationsfähigkeit • Gute Deutsch- und Englischkenntnisse Klingt spannend?
Dann werde Teil von #teamZEISS und gestalte mit uns die Zukunft! Reiche uns hierfür bitte Deine vollständigen Bewerbungsunterlagen (Lebenslauf, Zeugnisse etc.
) ein.
Verified by UTern
Last read under an hour ago · pay stated in the listing
More at ZEISS
Other roles this employer has live right now.